ઇન્ટેલ ઇરેઝર ડીકોડર સંદર્ભ ડિઝાઇન
Intel® Quartus® Prime Design Suite માટે અપડેટ કરેલ: 17.0
ID: 683099
સંસ્કરણ: 2017.05.02
ઇરેઝર ડીકોડર સંદર્ભ ડિઝાઇન વિશે
- ઇરેઝર ડીકોડર એ ચોક્કસ પ્રકારનો રીડ-સોલોમન ડીકોડર છે જે બિન-બાયનરી, ચક્રીય, રેખીય બ્લોક ભૂલ સુધારણા કોડનો ઉપયોગ કરે છે.
- ઇરેઝર ડીકોડિંગ ક્ષમતાવાળા રીડ-સોલોમન ડીકોડરમાં, તમે જે ભૂલો (E) અને ઇરેઝર (E') સુધારી શકો તે સંખ્યા છે: n – k = 2E + E'
- જ્યાં n એ બ્લોકની લંબાઈ છે અને k એ સંદેશની લંબાઈ છે (nk સમાનતા પ્રતીકોની સંખ્યાની બરાબર છે).
- ઇરેઝર ડીકોડર ફક્ત ઇરેઝર્સને જ ધ્યાનમાં લે છે, તેથી કરેક્શન ક્ષમતા nk દ્વારા આપવામાં આવેલ મહત્તમ સુધી પહોંચી શકે છે. ડીકોડર ઇનપુટ તરીકે ઇરેઝર સ્થાનો મેળવે છે, સામાન્ય રીતે કોડિંગ સિસ્ટમમાં ડિમોડ્યુલેટર દ્વારા પ્રદાન કરવામાં આવે છે, જે ચોક્કસ પ્રાપ્ત કોડ પ્રતીકોને અવિશ્વસનીય તરીકે સૂચવી શકે છે. ડિઝાઇન ઇરેઝર કરેક્શન ક્ષમતાથી વધુ ન હોવી જોઈએ. ડિઝાઇન એવા પ્રતીકોને વર્તે છે જે તે શૂન્ય મૂલ્ય તરીકે ભૂંસી નાખવા તરીકે સૂચવે છે.
લક્ષણો
- Stratix® 10 ઉપકરણોને ટાર્ગેટ કરે છે
- ભૂંસી નાખવાને સુધારે છે
- સમાંતર કામગીરી
- પ્રવાહ નિયંત્રણ
ઇરેઝર ડીકોડર કાર્યાત્મક વર્ણન
- ઇરેઝર ડીકોડર ભૂલોને સુધારતું નથી, ફક્ત ભૂંસી નાખે છે. તે ભૂલ સ્થાનો શોધવાની જટિલતાને ટાળે છે, જે રીડ-સોલોમન ડીકોડિંગ માટે જરૂરી છે.
- ડિઝાઇન અલ્ગોરિધમ અને આર્કિટેક્ચર રીડ-સોલોમન ડીકોડર કરતાં અલગ છે. ઇરેઝર ડીકોડિંગ એ એન્કોડિંગનું એક સ્વરૂપ છે. તે સમાનતા સમીકરણોને પરિપૂર્ણ કરીને માન્ય કોડવર્ડ બનાવવા માટે p=nk પ્રતીકો સાથે ઇનપુટ ભરવાનો પ્રયાસ કરે છે. પેરિટી મેટ્રિક્સ અને જનરેટર મેટ્રિક્સ પેરિટી સમીકરણોને વ્યાખ્યાયિત કરે છે.
- ડિઝાઇન ફક્ત નાના રીડ-સોલોમન કોડ્સ સાથે કામ કરે છે, જેમ કે RS(14,10), RS(16,12), RS(12,8) અથવા RS(10,6). નાની સંખ્યામાં સમાનતા પ્રતીકો (p < k) માટે આ ડિઝાઇનનો ઉપયોગ કરો; મોટી સંખ્યામાં સમાનતા પ્રતીકો માટે (p > kp), તમારે જનરેટર મેટ્રિક્સનો ઉપયોગ કરવો જોઈએ.
- ઇરેઝર પેટર્ન (n-bits પહોળા in_era ઇનપુટ દ્વારા રજૂ થાય છે) ROM ને સંબોધિત કરે છે જ્યાં ડિઝાઇન પેરિટી સબમેટ્રિસિસને સંગ્રહિત કરે છે. ડિઝાઇનમાં માત્ર np = n છે! k! n − k ! શક્ય ઇરેઝર પેટર્ન. તેથી, ડિઝાઇન એડ્રેસ કમ્પ્રેશન મોડ્યુલનો ઉપયોગ કરે છે.
- ડિઝાઈન એડ્રેસની સંખ્યા સાથે એડ્રેસને એન્કોડ કરે છે જે એડ્રેસ કરતા નાના હોય અને બરાબર p બિટ્સ સેટ હોય.
- ઇરેઝર ડીકોડર તેના ઇનપુટ પર ઇનકમિંગ પ્રતીકોના કોઈપણ દરે મેળવે છે, મહત્તમ થ્રુપુટ માટે ચક્ર દીઠ કુલ બ્લોક લંબાઈ n સુધી. તમે સમાંતરતા અને ચેનલોની સંખ્યાને ગોઠવી શકો છો, જેથી ડિઝાઇન આવનારા પ્રતીકોને સમાંતર ચેનલોની સંખ્યા દ્વારા ગુણાકાર કરે છે જે એક જ સમયે આવતા વિવિધ કોડવર્ડ્સને અનુરૂપ હોય છે.
- ઇરેઝર ડીકોડર સંપૂર્ણ ડીકોડેડ કોડવર્ડ બનાવે છે, જેમાં ચેક સિમ્બોલનો સમાવેશ થાય છે, એક ચક્રમાં (કેટલીક ચેનલો માટે કેટલાક કોડવર્ડ્સ).
ઇનપુટ બફર તમને ચેનલ દીઠ સમાંતર પ્રતીકોની સંખ્યા કુલ બ્લોક લંબાઈ (n) કરતા ઓછા રાખવાની મંજૂરી આપે છે. ઇન્ટેલ ભલામણ કરે છે કે તમે ઇનપુટ બેન્ડવિડ્થનો ઉપયોગ કરો, સિવાય કે સમાનતા તમારી ઇન્ટરફેસ આવશ્યકતાઓ પર આધારિત હોય.
ઇરેઝર ડીકોડર આઇપી કોર પેરામીટર્સ
| પરિમાણ | કાનૂની મૂલ્યો | ડિફૉલ્ટ મૂલ્ય | વર્ણન |
| ચેનલોની સંખ્યા | 1 થી 16 | 1 | ઇનપુટ ચેનલોની સંખ્યા (Cપ્રક્રિયા કરવા માટે. |
| પ્રતીક દીઠ બિટ્સની સંખ્યા | 3 થી 12 | 4 | પ્રતીક દીઠ બિટ્સની સંખ્યા (M). |
| કોડવર્ડ દીઠ પ્રતીકોની સંખ્યા | 1 થી 2M-1 | 14 | કોડવર્ડ દીઠ પ્રતીકોની કુલ સંખ્યા (N). |
| કોડવર્ડ દીઠ ચેક પ્રતીકોની સંખ્યા | 1 થી N-1 | 4 | કોડવર્ડ દીઠ ચેક પ્રતીકોની સંખ્યા (R). |
| ચેનલ દીઠ સમાંતર પ્રતીકોની સંખ્યા | 1 થી N | 14 | પ્રતીકોની સંખ્યા જે દરેક કોડવર્ડ માટે ઇનપુટ પર સમાંતર આવે છે (PAR) |
| ક્ષેત્ર બહુપદી | કોઈપણ માન્ય બહુપદી | 19 | ગેલોઈસ ક્ષેત્રને વ્યાખ્યાયિત કરતી આદિમ બહુપદીનો ઉલ્લેખ કરે છે. |
ઇરેઝર ડીકોડર ઇન્ટરફેસ અને સિગ્નલો
- એવલોન-એસટી ઈન્ટરફેસ બેકપ્રેશરને સપોર્ટ કરે છે, જે ફ્લો કંટ્રોલ મિકેનિઝમ છે, જ્યાં સિંક ડેટા મોકલવાનું બંધ કરવા માટે સ્ત્રોતને સૂચવી શકે છે.
- Avalon-ST ઇનપુટ ઇન્ટરફેસ પર તૈયાર લેટન્સી 0 છે; પ્રતિ બીટ પ્રતીકોની સંખ્યા 1 પર નિશ્ચિત છે.
- ઘડિયાળ અને રીસેટ ઈન્ટરફેસ એવલોન-ST ઈન્ટરફેસને સિંક્રનાઈઝ કરવા માટે ઘડિયાળ અને રીસેટ સિગ્નલ ચલાવે છે અથવા મેળવે છે.
ડીએસપી આઈપી કોરોમાં એવલોન-એસટી ઈન્ટરફેસ
- એવલોન-એસટી ઈન્ટરફેસ સ્રોત ઈન્ટરફેસથી સિંક ઈન્ટરફેસમાં ડેટા ટ્રાન્સફર માટે પ્રમાણભૂત, લવચીક અને મોડ્યુલર પ્રોટોકોલ વ્યાખ્યાયિત કરે છે.
- ઇનપુટ ઇન્ટરફેસ એવલોન-એસટી સિંક છે અને આઉટપુટ ઇન્ટરફેસ એવલોન-એસટી સ્ત્રોત છે. એવલોન-એસટી ઈન્ટરફેસ બહુવિધ ચેનલોમાં એકબીજા સાથે જોડાયેલા પેકેટો સાથે પેકેટ ટ્રાન્સફરને સપોર્ટ કરે છે.
- Avalon-ST interface signals can describe traditional streaming interfaces supporting asingle stream of data without knowledge of channels or packet boundaries. Such interfaces typically contain data, ready, and valid signals. Avalon-ST interfaces can also support more complex protocols for burst and packet transfers with packets interleaved across multiple channels. The Avalon-ST interface inherently synchronizes multichannel designs, which allows you to achieve efficient, time-multiplexed implementations without having to implement complex control logic.
- એવલોન-એસટી ઈન્ટરફેસ બેકપ્રેશરને સપોર્ટ કરે છે, જે ફ્લો કંટ્રોલ મિકેનિઝમ છે જ્યાં સિંક ડેટા મોકલવાનું બંધ કરવા માટે સ્ત્રોતને સંકેત આપી શકે છે. સિંક સામાન્ય રીતે ડેટાના પ્રવાહને રોકવા માટે બેકપ્રેશરનો ઉપયોગ કરે છે જ્યારે તેના FIFO બફર્સ ભરેલા હોય અથવા જ્યારે તેના આઉટપુટ પર ભીડ હોય.
સંબંધિત માહિતી
- એવલોન ઈન્ટરફેસ વિશિષ્ટતાઓ
ઇરેઝર ડીકોડર આઇપી કોર સિગ્નલ્સ
ઘડિયાળ અને રીસેટ સિગ્નલો
| નામ | એવલોન-ST પ્રકાર | દિશા | વર્ણન |
| clk_clk | clk | ઇનપુટ | મુખ્ય સિસ્ટમ ઘડિયાળ. સમગ્ર IP કોર clk_clk ની વધતી ધાર પર કાર્ય કરે છે. |
| reset_reset_n | ફરીથી સેટ કરો | ઇનપુટ | સક્રિય નીચું સિગ્નલ કે જે ભારપૂર્વક જણાવવામાં આવે ત્યારે સમગ્ર સિસ્ટમને રીસેટ કરે છે. તમે અસુમેળ રીતે આ સિગ્નલનો દાવો કરી શકો છો.
જો કે, તમારે તેને clk_clk સિગ્નલ સાથે સિંક્રનસ ડીઝર્ટ કરવું આવશ્યક છે. જ્યારે IP કોર રીસેટથી પુનઃપ્રાપ્ત થાય છે, ત્યારે ખાતરી કરો કે તે જે ડેટા મેળવે છે તે સંપૂર્ણ પેકેટ છે. |
એવલોન-ST ઇનપુટ અને આઉટપુટ ઇન્ટરફેસ સિગ્નલ્સ
| નામ | એવલોન-ST પ્રકાર | દિશા | વર્ણન |
| માં_તૈયાર | તૈયાર | આઉટપુટ | સિંક ડેટા સ્વીકારવા માટે તૈયાર છે તે દર્શાવવા માટે ડેટા ટ્રાન્સફર તૈયાર સંકેત. સિંક ઈન્ટરફેસ સમગ્ર ઈન્ટરફેસમાં ડેટાના પ્રવાહને નિયંત્રિત કરવા માટે in_ready સિગ્નલ ચલાવે છે. સિંક ઈન્ટરફેસ વર્તમાન clk વધતી ધાર પર ડેટા ઈન્ટરફેસ સિગ્નલોને કેપ્ચર કરે છે. |
| in_valid | માન્ય | ઇનપુટ | ડેટા સિગ્નલની માન્યતા દર્શાવવા માટે ડેટા માન્ય સિગ્નલ. જ્યારે તમે in_valid સિગ્નલનો દાવો કરો છો, ત્યારે Avalon-ST ડેટા ઈન્ટરફેસ સિગ્નલો માન્ય છે. જ્યારે તમે in_valid સિગ્નલને ડીઝર્ટ કરો છો, ત્યારે Avalon-ST ડેટા ઈન્ટરફેસ સિગ્નલો અમાન્ય છે અને તેની અવગણના કરવી જોઈએ. જ્યારે પણ ડેટા ઉપલબ્ધ હોય ત્યારે તમે in_valid સિગ્નલનો દાવો કરી શકો છો. જો કે, સિંક માત્ર ત્યારે જ સ્ત્રોતમાંથી ડેટા મેળવે છે જ્યારે IP કોર in_ready સિગ્નલનો દાવો કરે છે. |
| in_data[] | ડેટા | ઇનપુટ | કોડવર્ડ પ્રતીકો ધરાવતો ડેટા ઇનપુટ. જ્યારે in_validનો દાવો કરવામાં આવે ત્યારે જ માન્ય. in_data સિગ્નલ એ વેક્ટર ધરાવે છે C x PAR પ્રતીકો જો PAR < N, દરેક ચેનલનો કોડવર્ડ અનેક ચક્રોમાં આવે છે. |
| યુગમાં | ડેટા | ઇનપુટ | ડેટા ઇનપુટ જે સૂચવે છે કે કયા પ્રતીકો ભૂંસી નાખવાના છે. જ્યારે in_validનો દાવો કરવામાં આવે ત્યારે જ માન્ય. તે એક વેક્ટર ધરાવે છે C x PAR બિટ્સ |
| બહાર_તૈયાર | તૈયાર | ઇનપુટ | ડાઉનસ્ટ્રીમ મોડ્યુલ ડેટા સ્વીકારવા માટે તૈયાર છે તે દર્શાવવા માટે ડેટા ટ્રાન્સફર તૈયાર સંકેત. જ્યારે તમે આઉટ_રેડી સિગ્નલનો દાવો કરો છો ત્યારે સ્રોત નવો ડેટા (જો ઉપલબ્ધ હોય તો) પ્રદાન કરે છે અને જ્યારે તમે આઉટ_રેડી સિગ્નલને ડિસેર્ટ કરો છો ત્યારે નવો ડેટા આપવાનું બંધ કરે છે. |
| આઉટ_વેલિડ | માન્ય | આઉટપુટ | ડેટા માન્ય સિગ્નલ. જ્યારે પણ માન્ય આઉટપુટ આઉટ_ડેટા પર હોય ત્યારે IP કોર આઉટ_વેલીડ સિગ્નલ ઉચ્ચનો દાવો કરે છે. |
| આઉટ_ડેટા | ડેટા | આઉટપુટ | જ્યારે IP કોર out_valid સિગ્નલનો દાવો કરે છે ત્યારે ડીકોડેડ આઉટપુટ ધરાવે છે. સુધારેલ ચિહ્નો એ જ ક્રમમાં છે જે તેઓ દાખલ કરવામાં આવ્યા છે. તે એક વેક્ટર ધરાવે છે C x N પ્રતીકો |
| આઉટ_ત્રુટી | ભૂલ | આઉટપુટ | નોન-કરેક્ટેબલ કોડવર્ડ સૂચવે છે. |
- દાવો કરેલ in_valid સિગ્નલ માન્ય ડેટા સૂચવે છે.
- દરેક કોડવર્ડ સમાંતર પરિમાણ પર આધાર રાખીને, ઘણા ચક્રોમાં આવી શકે છે. ડિઝાઇન ઇનપુટની રચનાને ટ્રેક કરે છે, તેથી તેને ઇન્ટરફેસ પર કોઈ પેકેટ સીમાઓની જરૂર નથી. ડિઝાઇનની સમાંતર ચેનલોની સંખ્યા તમામ સમવર્તી ચેનલો માટે કાર્યાત્મક એકમોની નકલ કરીને થ્રુપુટમાં વધારો કરે છે. આ ડિઝાઇન Avalon-ST ઇન્ટરફેસ બહુવિધ ચેનલ સપોર્ટનો ઉપયોગ કરતી નથી.
- જ્યારે ડીકોડર out_valid સિગ્નલનો દાવો કરે છે, ત્યારે તે out_data પર માન્ય ડેટા પ્રદાન કરે છે.
- તે ચક્ર દીઠ C કોડવર્ડ્સ આઉટપુટ કરે છે, જ્યાં C એ સમાંતર ચેનલોની સંખ્યા છે. આઇપી કોર આઉટ_એરર સિગ્નલનો દાવો કરે છે જ્યારે તેને સુધારી ન શકાય તેવા કોડવર્ડ મળે છે, એટલે કે: જ્યારે આઇપી કોર ઇરેઝર કરેક્શન ક્ષમતા કરતાં વધી જાય છે
ઇરેઝર ડીકોડર સંદર્ભ ડિઝાઇન
ઇન્ટેલ કોર્પોરેશન. બધા હકો અમારી પાસે રાખેલા છે. ઇન્ટેલ, ઇન્ટેલ લોગો અને અન્ય ઇન્ટેલ ચિહ્નો ઇન્ટેલ કોર્પોરેશન અથવા તેની પેટાકંપનીઓના ટ્રેડમાર્ક છે. ઇન્ટેલ તેના FPGA અને સેમિકન્ડક્ટર ઉત્પાદનોના પ્રદર્શનને ઇન્ટેલની માનક વોરંટી અનુસાર વર્તમાન સ્પષ્ટીકરણો માટે વોરંટી આપે છે, પરંતુ સૂચના વિના કોઈપણ સમયે કોઈપણ ઉત્પાદનો અને સેવાઓમાં ફેરફાર કરવાનો અધિકાર અનામત રાખે છે. Intel દ્વારા લેખિતમાં સ્પષ્ટપણે સંમત થયા સિવાય અહીં વર્ણવેલ કોઈપણ માહિતી, ઉત્પાદન અથવા સેવાના એપ્લિકેશન અથવા ઉપયોગથી ઉદ્ભવતી કોઈ જવાબદારી અથવા જવાબદારી સ્વીકારતી નથી. ઇન્ટેલ ગ્રાહકોને સલાહ આપવામાં આવે છે કે તેઓ કોઈપણ પ્રકાશિત માહિતી પર આધાર રાખતા પહેલા અને ઉત્પાદનો અથવા સેવાઓ માટે ઓર્ડર આપતા પહેલા ઉપકરણ વિશિષ્ટતાઓનું નવીનતમ સંસ્કરણ પ્રાપ્ત કરે.
અન્ય નામો અને બ્રાન્ડનો દાવો અન્યની મિલકત તરીકે થઈ શકે છે.
દસ્તાવેજો / સંસાધનો
 |
ઇન્ટેલ ઇરેઝર ડીકોડર સંદર્ભ ડિઝાઇન [પીડીએફ] સૂચનાઓ ઇરેઝર ડીકોડર સંદર્ભ ડિઝાઇન, ઇરેઝર ડીકોડર, ઇરેઝર ડીકોડર સંદર્ભ |
